## PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

08-279297

(43) Date of publication of application: 22.10.1996

(51)Int.CI.

G11C 16/06

(21)Application number: 08-075708

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

29.03.1996

(72)Inventor: JUNG TAE-SUNG

(30)Priority

Priority number : 95 9507532

Priority date: 31.03.1995


Priority country: KR

## (54) NONVOLATILE SEMICONDUCTOR MEMORY OF HAND STRUCTURE AND ITS PROGRAMMING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To surely prevent fluctuations of a threshold voltage of a memory transistor for maintaining erase data in EEPROM's having a NAND type memory cell.

SOLUTION: When a program voltage Vpgm is supplied to a word line WL2 to page-program, a second pass voltage Vpass 2 lower than a first pass voltage Vpass 1 is supplied to adjacent word lines WL1, WL3. When Vcc is supplied to a bit line BL1 and a memory transistor M21 is a cell for storing erase data, both memory transistors M11, M31 adjacent to the memory transistor M21 are unconductively connected in accordance with capacitance coupling of a word line voltage. Therefore, a local step-up voltage by a program voltage is charged in the memory transistor M21, and a change in a threshold voltage is surely prevented.



#### **LEGAL STATUS**

[Date of request for examination]

29.03.1996

[Date of sending the examiner's decision of

19.05.1998

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3167919

[Date of registration]

09.03.2001

[Number of appeal against examiner's decision 10-12489

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-279297

(43)公開日 平成8年(1996)10月22日

(51) Int.CI.6 G11C 16/06 識別記号 庁内整理番号 FΙ

技術表示箇所

G11C 17/00

309J

309D

510A

審査請求 有 請求項の数18 OL (全 12 頁)

(21)出願番号

特願平8-75708

(22)出願日

平成8年(1996)3月29日

(31)優先権主張番号 1995 P 7532

(32)優先日

1995年3月31日

(33)優先権主張国

韓国 (KR)

(71) 出願人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅灘洞416

(72)発明者 鄭 泰聖

大韓民国京畿道軍浦市衿井洞木花アパート

138棟104号


(74)代理人 弁理士 高月 猛

#### (54) 【発明の名称】 NAND構造の不揮発性半導体メモリとそのプログラム方法

#### (57) 【要約】

【課題】 NAND形メモリセルをもつEEPROM で、消去データを維持するメモリトランジスタのしきい 電圧の変動を確実に防止できるようにする。

【解決手段】 ワード線WL2ヘプログラム電圧Vpg mを提供してページプログラムを行う場合、隣接ワード 線WL1、WL3へ第1パス電圧Vpass1より低い 第2パス電圧Vpass2を提供する。ビット線BL1 にVccが提供されメモリトランジスタM21が消去デ ータを維持するセルである場合、ワード線電圧の容量力 ップリングに従ってメモリトランジスタM21の両隣の メモリトランジスタM11, M31が非道通化するの で、メモリトランジスタM21にプログラム電圧による 局部的昇圧電圧が充電され、しきい値電圧の変化が確実 に防止される。



#### 【特許請求の範囲】

【請求項1】 直列接続した複数のフローティングゲート形メモリトランジスタを有してなる多数のセルユニットをメモリセルアレイに備えた不揮発性半導体メモリにおいて、

消去後のプログラムで、前記セルユニットのうち少なくとも1つを選択して該選択セルユニット内の1メモリトランジスタを選択しそしてその対応ワード線へプログラム電圧を提供すると共に、該ワード線に接続した消去データを維持する他のメモリトランジスタにおける前記プログラム電圧の容量カップリングで当該他のメモリトランジスタに接続した隣接メモリトランジスタが非導通化するようにして前記他のメモリトランジスタに局部的昇圧電圧を充電するデコーダを備えることを特徴とする不揮発性半導体メモリ。

【請求項2】 デコーダは、選択セルユニット内の選択メモリトランジスタ及びその両隣の隣接メモリトランジスタを除いた残りのメモリトランジスタの制御ゲートに対応のワード線へプログラム電圧より低い第1パス電圧を提供し、前記隣接メモリトランジスタの制御ゲートに対応のワード線へ前記第1パス電圧より低い第2パス電圧を提供する請求項1記載の不揮発性半導体メモリ。

【請求項3】 プログラム電圧が、第1及び第2パス電圧と同時に又は前記第1及び第2パス電圧の印加後に提供される請求項2記載の不揮発性半導体メモリ。

【請求項4】 第2パス電圧が、消去データではないデータにプログラムされるメモリトランジスタのしきい値電圧より高い請求項3記載の不揮発性半導体メモリ。

【請求項5】 第1及び第2パス電圧が、印加開始後の 所定期間昇圧レベルで提供される請求項3記載の不揮発 性半導体メモリ。

【請求項6】 デコーダは、選択メモリトランジスタのビット線側に接続した隣接メモリトランジスタとビット線との間にあるメモリトランジスタの制御ゲートに対応のワード線へプログラム電圧より低い第1パス電圧を提供すると共に前記ビット線側隣接メモリトランジスタの制御ゲートに対応のワード線へ前記第1パス電圧より低い第2パス電圧を提供し、また前記ビット線側隣接メモリトランジスタとは反対側の隣接トランジスタの制御ゲートに対応のワード線へ前記第2パス電圧より低いモリトランジスタとは反対側の隣接トランジスタの制御ゲートに対応のワード線へ前記第2パス電圧より低いモリトに対応のワード線へ前記第2パス電圧より低いまりでよりでは、消去データを維持する他のメモリトを提供し、そして、消去データを維持する他のメモリトランジスタの属するセルユニットに対応のビット線及び各セルユニットのビット線接続端に設けられた選択トランジスタのゲートに対し第1電圧を提供する請求項1記載の不揮発性半導体メモリ。

【請求項7】 第1電圧が電源電圧である請求項6記載の不揮発性半導体メモリ。

【請求項8】 ビット線の第1電圧はデータラッチに貯蔵されたデータに対応する電圧である請求項6記載の不揮発性半導体メモリ。

【請求項9】 デコーダは、第1電圧を印加した後に第2パス電圧及び該第2パス電圧より低い電圧を印加し、そして同時に又はそれ以後にプログラム電圧を印加する請求項6記載の不揮発性半導体メモリ。

【請求項10】 制御ゲートが対応ワード線へ接続される複数のフローティングゲート形メモリトランジスタを 直列接続してなるセルユニットを行と列のマトリックス 状に多数配列し、1行に配列の前記セルユニットで行ブロックを構成するようにしたメモリセルアレイを有する 不揮発性半導体メモリにおいて、

選択行ブロックの選択ワード線に接続された選択メモリ トランジスタのうちの第1グループの選択メモリトラン ジスタを消去データに維持し、残りの第2グループの選 択メモリトランジスタを前記消去データと異なるデータ にプログラムする消去後のプログラムで、前記選択ワー ド線とこれに隣接したワード線を除いたた残りの前記選 択行ブロック内ワード線に第1パス電圧を提供すると共 に前記隣接ワード線に前記第1パス電圧より低い第2パ ス電圧を提供し、前記第1グループの選択メモリトラン ジスタは充電とすると共に前記第2グループの選択メモ リトランジスタは放電とし、そして、前記選択ワード線 に前記第1パス電圧より高いプログラム電圧を提供する ことにより、前記第1グループの選択メモリトランジス 夕の前記充電電圧を更に高めてしきい値電圧が変更され ないように充電すると共に前記第2グループの選択メモ リトランジスタをプログラムするデコーダを有すること を特徴とする不揮発性半導体メモリ。

【請求項11】 第2パス電圧が第2グループの選択メモリトランジスタのしきい値電圧よりは高い請求項10記載の不揮発性半導体メモリ。

【請求項12】 複数のフローティングゲート形メモリトランジスタを直列接続してなるセルストリングを備えた不揮発性半導体メモリのプログラム方法において、プログラム中に消去データのしきい値電圧を維持する選択メモリトランジスタの制御ゲートへプログラム電圧を提供することで該選択メモリトランジスタの両隣の隣接メモリトランジスタが非導通化するようにし、これにより前記選択メモリトランジスタに局部的昇圧電圧を充電してそのしきい値電圧の変化を防止することを特徴とするプログラム方法。

【請求項13】 選択メモリトランジスタのビット線側に接続した隣接メモリトランジスタとビット線との間のメモリトランジスタの制御ゲートへプログラム電圧より低い第1パス電圧を印加し、前記ビット線側隣接メモリトランジスタの制御ゲートへ前記第1パス電圧より低い第2パス電圧を印加する請求項12記載のプログラム方法。

【請求項14】 第1及び第2パス電圧の印加と同時に 又はそれ以後にプログラム電圧を印加する請求項13記 載のプログラム方法。 【請求項15】 選択メモリトランジスタのビット線とは反対側に接続した隣接メモリトランジスタの制御ゲートに第2パス電圧を印加する請求項14記載のプログラム方法。

【請求項16】 選択メモリトランジスタのビット線とは反対側に接続した隣接メモリトランジスタの制御ゲートに第2パス電圧より低い電圧を印加する請求項14記載のプログラム方法。

【請求項17】 第1及び第2パス電圧を印加開始から 所定期間昇圧レベルで印加する請求項 $14\sim16$ のいず れか1項に記載のプログラム方法。

【請求項18】 対応ワード線へ制御ゲートを接続した複数のフローティングゲート形メモリトランジスタを直列接続してなる多数のセルユニットから構成されたメモリセルアレイをもち、プログラムで、前記セルユニットのうちの少なくとも1つを選択し、該選択セルユニットのうちの1メモリトランジスタを選択するデコーダを備えた不揮発性半導体メモリにおいて、

前記選択メモリトランジスタ及び該選択メモリトランジスタを除く前記選択セルユニット内の残りのメモリトランジスタを除く前記選択セルユニット内の残りのメモリトランジスタの制御ゲートに対応したワード線には第1パス電圧を提供し、また前記隣接メモリトランジスタの制御ゲートに対応したワード線には前記第1パス電圧より低い第2パス電圧を提供し、そして前記選択メモリトランジスタの制御ゲートに対応したワード線には前記第1パス電圧より高いプログラム電圧を提供することにより、非選択セルユニットにおける前記第2パス電圧としたワード線に接続のメモリトランジスタを非導通化させて前記プログラム電圧としたワード線に接続のメモリトランジスタを局部的昇圧電圧に充電するプログラム回路を備えることを特徴とする不揮発性半導体メモリ。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は不揮発性半導体メモリに関するもので、特に、NAND構造のセルを有する不揮発性半導体メモリのプログラム回路及び方法に関するものである。

[0002]

【従来の技術】現在の不揮発性半導体メモリは電気的消去及びプログラムを可能としたものが主流を占め、中でも特に、チップ上のメモリセルの占有面積を減少できるNAND構造のセルを有するEEPROMの需要が高い。NAND構造のセル("NANDセルユニット"又は"セルユニット"とする)は、ドレインが対応ビット線にコンタクトホールを介し接続された第1選択トランジスタと、ソースが共通ソース線に接続された第2選択トランジスタと、を両端にもち、これら選択トランジスタの間、即ち第1選択トランジスタのソースと第2選択トランジスタのドレインとの間に複数のメモリトランジ

スタのチャネル(又はドレインーソース通路)を直列接続した構造をもっている。各メモリトランジスタは、そのソースードレイン間のチャネル領域上にゲート酸化膜を介し形成されたフローティングゲートと、このフローティングゲート上に中間絶縁膜を介して形成された制御ゲートと、を有してなり、このようなNANDセルユニットは主に半導体基板内のP形ウェルに形成される。NANDセルユニットはセル当りの選択トランジスタ数やビット線コンタクト数を減らすことができるので、NANDセルユニットを有するEEPROMは、チップ面積を抑えた高密度化が容易で大メモリ容量を達成しやすい。

【0003】上記のようなEEPROMのメモリセルアレイは、行と列のマトリックス状に配列した多数のNANDセルユニットで構成される。同一行に配列されたNANDセルユニットの第1選択トランジスタのが一ト、第2選択トランジスタのゲートはそれぞれ、第1選択線、ワード線、第2選択線に接続され、そして同一行に配列されたNANDセルユニットで行ブロックが構成される。また、同一列に配列されたNANDセルユニットで行ブロックが構成される。また、同一列に配列されたNANDセルユニットの一端、即ち第1選択トランジスタのドレインは、対応ビット線に接続され、そしてビット線はページバッファとなるデータラッチへ接続される。

【0004】この構造のEEPROMでは、高速プログ ラム実行のために、1つの選択ワード線に接続されたメ モリトランジスタにデータを一気に書込むページプログ ラムを実施するようにしている。このためにまず、1つ の選択ワード線に接続のメモリトランジスタをプログラ ムする前段階として、該当選択ワード線に関連した行ブ ロック又はメモリセルアレイ内のメモリトランジスタの 消去が実施される。消去は、行ブロック又はメモリセル アレイ内のワード線に0 Vを印加しながらセルユニット を形成した P 形ウェルに約20 V の消去電圧を印加する ことによって行われる。これにより、消去対象のメモリ トランジスタのフローティングゲートからF-N (Fowle r-Nordheim) 電流で電子が抜け出し、負のしきい値を有 するデプレッションモードのトランジスタとなる。この 消去されたメモリトランジスタはデータ"1"を貯蔵し ていると仮定する。

【0005】メモリトランジスタの消去後にプログラムが行われる。ページプログラムは、ビット線とそれぞれ接続されたデコーダのデータラッチに対し外部データ入力端子を通じた入力データをローディングした後、該データラッチの貯蔵データを1つの選択ワード線に接続のメモリトランジスタへ一度に書込む方式である。図1に、1つの行プロックに関連するNANDセルユニットの回路図を示し、従来技術のページプログラム方法について説明する。

【0006】ワード線WL2と接続されたメモリトラン

ジスタM  $21 \sim M 2$  nに対してプログラムが行われると仮定する。また、選択メモリトランジスタM 21 がデータ "1"にそしてメモリトランジスタM 21 がデータ "0"にプログラムされると仮定する。この場合、ビット線BL1に接続のデータラッチはデータ "1"を、ビット線BLnに接続のデータラッチはデータ "0"を、それぞれプログラムに際して貯蔵している。尚、プログラム中、データ "1"つまり消去データを維持させるメモリトランジスタに対応のビット線は非選択ビット線と定義し、データ "0"つまりデータが変更されるメモリトランジスタに対応のビット線は選択ビット線と定義する。

【0007】プログラム動作において、ビット線BL1~BLnには、データラッチの貯蔵データ"1"(電源電圧Vcc)又はデータ"0"(接地電圧0V)が送られる。また、第1選択線SSLには電源電圧Vccが印加され、非選択ワード線WL1、WL3~WL16には例えば10Vのパス電圧Vpassが印加される。選択ワード線WL2に対しては、例えば18Vのプログラム電圧Vpgmが印加され、そして第2選択GSLには第2選択トランジスタGT11~GT1nを非導通化する0Vの電圧が印加される。

【0008】データ"0"プログラムのメモリトランジ スタM2nに対応の選択ビット線BLnには、データ "0"に対応する例えば接地電圧が印加される。そし て、第1選択トランジスタST1nはゲートに電源電圧 Vccを受けて導通しており、また、選択ビット線BL nに接続のメモリトランジスタM1n~M16nは各制 御ゲートにパス電圧Vpass、プログラム電圧Vpg mを受けて導通しているので、これらのドレイン、ソー ス、及びチャネルはすべてほぼ接地電圧となる。且つこ のとき、選択ワード線WL2に接続のメモリトランジス タM2nの制御ゲートにはプログラム電圧Vpgmが印 加されるため、当該メモリトランジスタM2nではその プログラム電圧VpgmによるF-N電流が生じ、フロ ーティグゲートへ電子が注入される。この結果、メモリ トランジスタM2nは正のしきい値電圧を有するエンハ ンスメントモードのトランジスタに変更され、データ "0"を記憶する。

【0009】一方、消去データ"1"をメモリトランジスタM21に維持させるため、非選択ビット線BL1には、データラッチからデータ"1"に対応する例えば電源電圧Vccが印加される。そして第1選択線SSLに電源電圧Vccが印加されるので、第1選択トランジスタST11のゲートとドレインに電源電圧Vccが印加されることになる。この第1選択トランジスタST11のソースから直列接続されたメモリトランジスタM11~M161における各制御ゲートの電圧が0Vからパス電圧Vpass、プログラム電圧Vpgmに増加すると、メモリトランジスタM11~M161のドレイン、

ソース、及びチャネルは、容量カップリングによりVc c-Vthの電圧より高い昇圧電圧Vbtに充電される。尚、Vthは第1選択トランジスタST11のしきい値電圧である。

【0010】各メモリトランジスタの制御ゲートとソース、ドレイン、チャネルとの間の容量をC1、また、チャネル、ソース、ドレインとP形ウェルとの間の容量をC2とし、C1/(C1+C2)をカップリング係数 rと定義すると、昇圧電圧Vb t は次の数式1で表すことができる。尚、nはNANDセルユニット内のメモリトランジスタ数である。

【数1】Vbt = ((n-1) rVpass+rVpgm) / n+Vcc-Vth

【0011】メモリトランジスタM11~M161のドレイン、ソース、及びチャネルがVcc-Vthの電圧まで増加した時点で第1選択トランジスタST11は非導通となり、従ってメモリトランジスタM11~M161のドレイン、ソース、及びチャネルは昇圧電圧Vbtに均一に充電される。これによって選択メモリトランジスタM21の制御ゲートとドレイン、ソース、及びチャネルとの間の電圧差がVpgm-Vbtとなり、この電圧差はF-N電流を生じるほど高くないので、メモリトランジスタM21のプログラムが防止される。即ち、メモリトランジスタM21は消去時の負のしきい値電圧を維持することになる。このような自己プログラム防止技術は、1994年8月19日付公開の韓国特許公開94~18870号に開示されている。

[0012]

【発明が解決しようとする課題】上記の自己プログラム 防止技術では以下のような改善点が指摘されている。

【0013】パス電圧Vpassが高い場合、データ "0"にプログラムされるメモリトランジスタM2nの 属するNANDセルユニット内の非選択メモリトランジ スタM1n, M3n~M16nの各制御ゲート対する電 圧が上がることになるので、これら非選択のメモリトラ ンジスタM1n, M3n~M16nのしきい値電圧が増 加し得ることになる。従って、パス電圧Vpassを低 めるのが望ましいが、これは一方で、消去データである データ"1"を維持する選択メモリトランジスタM21 の制御ゲートとドレイン、ソース、チャネルとの間の電 圧差Vpgm-Vbtの増加につながり、その結果メモ リトランジスタM21のしきい値電圧増加を招く可能性 をもつ。そこで、選択メモリセルと非選択メモリセルの しきい値電圧増加にできるだけつながらないようなパス 電圧Vpassの妥協点が要求される。これにつき図2 を参照してより具体的に説明する。

【0014】図2は、パス電圧Vpass (横軸)が増加するときに、選択ビット線に接続のNANDセルユニット (選択セルユニット) における非選択メモリトランジスタと、非選択ビット線に接続のNANDセルユニッ

ト(非選択セルユニット)における消去データを維持する選択メモリトランジスタと、の各しきい値電圧の変動状態を表したグラフである。曲線Aは、選択ビット線に関連したNANDセルユニット、即ちデータ "0" プログラムの選択メモリトランジスタの属するNANDセルユニットにおける非選択メモリトランジスタのしきい値電圧の変動を示し、曲線Bは、消去データ "1"を維持する選択メモリトランジスタ、即ち非選択NANDセルユニットにおける選択メモリトランジスタのしきいがあるように消しての変動を示している。この図2のグラフは、メモリトランジスタのしきい値電圧が一3Vになるように消したの変動を示している。この図2のグラフは、メモリトランジスタのしきい値電圧が一3Vになるように消したりつた後、18Vのプログラム電圧Vpgmを使用してプログラムを実施し、カップリング係数rが約0.6である場合の測定値を用いたものである。

【0015】同図から分かるように、曲線A、Bのパス電圧Vpassに対する依存性は相反する特性をもつ。この場合のパス電圧Vpassの範囲は、曲線Aのしきい値電圧に対する影響ができるだけ小さい範囲で、曲線Bのしきい値電圧に対する影響を最少化できる範囲をとって定められる。例えば、消去メモリトランジスタのしきい値電圧が-2Vまで変わってもメモリトランジスタに対する正常な読出動作が可能であれば、図2の場合、パス電圧Vpassは9.5~12Vの範囲で決定される。

【0016】しかし、グラフから分かる通り、この範囲内にあるパス電圧Vpassにあっては曲線A、Bのしきい値電圧は変動する可能性を有するので、データ

"0"プログラムのメモリトランジスタが属した選択NANDセルユニット内の非選択メモリトランジスタのデータ、或いは消去データを維持すべき選択メモリトランジスタのデータが変更される可能性は残る。特に、選択ワード線に接続のメモリトランジスタをデータ "0"にプログラムする場合、プログラム実施後に当該メモリトランジスタが例えば1Vの所定のしきい値電圧をもっていなければ、プログラム検証で感知されて再プログラムが実施される。この場合、該当メモリトランジスタが所望のしきい値電圧をもつまでプログラムが繰返し実施されるため、このメモリトランジスタの属する選択NANDセルユニットの非選択メモリトランジスタのしきい値電圧、或いは選択ワード線に接続の消去データを維持すべき他の選択メモリトランジスタのしきい値電圧は、データ反転可能なまでに変化し得る。

【0017】更に、従来のEEPROMでは行ブロックに対し消去を実施し、そして消去した行ブロック内の多数のワード線を対象にしてプログラムを行わなければならない。これは、プログラム対象ではないワード線に接続のメモリトランジスタに対しても再プログラムを実施しなければならないという不具合をもつ。従来技術でワード線単位でプログラムを実行できないのは次の理由による。即ち、選択ワード線に接続のプログラム対象の選

択メモリトランジスタのうちいずれか1つでも所定のしきい値電圧をもっていなければ再プログラムを実行しなければならないが、上述のようにパス電圧の妥協範囲でしきい値電圧は変動し得るので、選択ワード線と非選択ワード線に対して反復的にプログラム電圧とパス電圧が印加されると、プログラム失敗となったメモリトランジスタ以外のメモリトランジスタにもしきい値電圧の変動が発生してデータが変化し誤データとなる可能性があるためである。

【0018】また、各メモリトランジスタが数種類のビ ット情報を記憶するマルチステートメモリセルである場 合の問題もある。この場合、各ステート間のしきい値電 圧の差は非常に小さい。例えば、各メモリトランジスタ が4種類のビット情報を記憶する4ステートメモリセル であると仮定すると、最上位ビット情報を示す例えば一 3 Vのしきい値電圧と、最下位ビット情報を示す例えば 0 Vのしきい値電圧との間に、2 ステートのビット情報 を示すしきい値電圧、例えば-2Vと-1Vのしきい値 電圧が必要である。このときの各ステート間のしきい値 電圧の差は1Vとなる。従ってメモリセルが正常に動作 するために、プログラム電圧Vpgmとパス電圧Vpa s s によるしきい値電圧の変動は、理論的には最大 0. 5 V以下になるべきであり、実際の多様な変数を考慮す れば現実には約0.1 V以下に抑える必要がある。しか しながら図2から分かるように、しきい値電圧の変動が 最大0.1V以下にあるパス電圧Vpassの範囲は存 在しないので、NANDセルユニットはマルチステート メモリセルに使用することができない。

【0019】以上のような従来技術に鑑みて本発明は、上記EEPROMのように、プログラム中に選択ワード線へプログラム電圧、非選択ワード線へパス電圧が印加されるNANDセルユニットを有する不揮発性半導体メモリについて、メモリトランジスタのしきい値電圧変動をより確実に防止できるようなプログラムの技術を提供することを目的とする。或いは、メモリトランジスタのしきい値電圧変動をより確実に防止し、ワード線単位での消去、プログラムの実行を可能とするようなプログラム回路及び方法を提供する。また、NANDセルユニットでもマルチステート情報を記憶できるように、プログラムによる不必要なメモリトランジスタのしきい値電圧の変動を防止可能なプログラム回路及び方法を提供する。

#### [0020]

【課題を解決するための手段】このような目的を達成するために本発明は、直列接続した複数のフローティングゲート形メモリトランジスタを有してなる多数のセルユニットをメモリセルアレイに備えた不揮発性半導体メモリにおいて、消去後のプログラムで、前記セルユニットのうち少なくとも1つを選択して該選択セルユニット内の1メモリトランジスタを選択しそしてその対応ワード

線へプログラム電圧を提供すると共に、該ワード線に接続した消去データを維持する他のメモリトランジスタにおける前記プログラム電圧の容量カップリングで当該他のメモリトランジスタに接続した隣接メモリトランジスタが非導通化するようにして前記他のメモリトランジスタに局部的昇圧電圧を充電するデコーダを備えることを特徴とする。

【0021】このようなデコーダは、選択セルユニット 内の選択メモリトランジスタ及びその両隣の隣接メモリ トランジスタを除いた残りのメモリトランジスタの制御 ゲートに対応のワード線へプログラム電圧より低い第1 パス電圧を提供し、前記隣接メモリトランジスタの制御 ゲートに対応のワード線へ前記第1パス電圧より低い第 2パス電圧を提供するようにすることができる。或い は、デコーダは、選択メモリトランジスタのビット線側 に接続した隣接メモリトランジスタとビット線との間に あるメモリトランジスタの制御ゲートに対応のワード線 ヘプログラム電圧より低い第1パス電圧を提供すると共 に前記ビット線側隣接メモリトランジスタの制御ゲート に対応のワード線へ前記第1パス電圧より低い第2パス 電圧を提供し、また前記ピット線側隣接メモリトランジ スタとは反対側の隣接トランジスタの制御ゲートに対応 のワード線へ前記第2パス電圧より低い電圧を提供し、 そして、消去データを維持する他のメモリトランジスタ の属するセルユニットに対応のビット線及び各セルユニ ットのビット線接続端に設けられた選択トランジスタの ゲートに対し第1電圧を提供するようにすることができ る。

【0022】また、制御ゲートが対応ワード線へ接続さ れる複数のフローティングゲート形メモリトランジスタ を直列接続してなるセルユニットを行と列のマトリック ス状に多数配列し、1行に配列の前記セルユニットで行 ブロックを構成するようにしたメモリセルアレイを有す る不揮発性半導体メモリにおいて、選択行ブロックの選 択ワード線に接続された選択メモリトランジスタのうち の第1グループの選択メモリトランジスタを消去データ に維持し、残りの第2グループの選択メモリトランジス タを前記消去データと異なるデータにプログラムする消 去後のプログラムで、前記選択ワード線とこれに隣接し たワード線を除いたた残りの前記選択行ブロック内ワー ド線に第1パス電圧を提供すると共に前記隣接ワード線 に前記第1パス電圧より低い第2パス電圧を提供し、前 記第1グループの選択メモリトランジスタは充電とする と共に前記第2グループの選択メモリトランジスタは放 電とし、そして、前記選択ワード線に前記第1パス電圧 より高いプログラム電圧を提供することにより、前記第 1 グループの選択メモリトランジスタの前記充電電圧を 更に高めてしきい値電圧が変更されないように充電する と共に前記第2グループの選択メモリトランジスタをプ ログラムするデコーダを有することを特徴とする。

【0023】即ち本発明によれば、複数のフローティングゲート形メモリトランジスタを直列接続してなるセルストリングを備えた不揮発性半導体メモリのプログラム方法において、プログラム中に消去データのしきい値電圧を維持する選択メモリトランジスタの制御ゲートへプログラム電圧を提供することで該選択メモリトランジスタの両隣の隣接メモリトランジスタが非導通化するようにし、これにより前記選択メモリトランジスタに局部的昇圧電圧を充電してそのしきい値電圧の変化を防止することを特徴とするプログラム方法が提供される。

【0024】この場合、選択メモリトランジスタのビット線側に接続した隣接メモリトランジスタとビット線との間のメモリトランジスタの制御ゲートへプログラム電圧より低い第1パス電圧を印加し、前記ビット線側隣接メモリトランジスタの制御ゲートへ前記第1パス電圧より低い第2パス電圧を印加するようにできる。そして、選択メモリトランジスタのピット線とは反対側に接続した隣接メモリトランジスタのビット線とは反対側に接続した隣接メモリトランジスタの制御ゲートに第2パス電圧を印加するようにできる。

【0025】或いはまた、本発明によれば、対応ワード 線へ制御ゲートを接続した複数のフローティングゲート 形メモリトランジスタを直列接続してなる多数のセルユ ニットから構成されたメモリセルアレイをもち、プログ ラムで、前記セルユニットのうちの少なくとも1つを選 択し、該選択セルユニットのうちの1メモリトランジス タを選択するデコーダを備えた不揮発性半導体メモリに おいて、前記選択メモリトランジスタ及び該選択メモリ トランジスタに接続した隣接メモリトランジスタを除く 前記選択セルユニット内の残りのメモリトランジスタの 制御ゲートに対応したワード線には第1パス電圧を提供 し、また前記隣接メモリトランジスタの制御ゲートに対 応したワード線には前記第1パス電圧より低い第2パス 電圧を提供し、そして前記選択メモリトランジスタの制 御ゲートに対応したワード線には前記第1パス電圧より 高いプログラム電圧を提供することにより、非選択セル ユニットにおける前記第2パス電圧としたワード線に接 続のメモリトランジスタを非導通化させて前記プログラ ム電圧としたワード線に接続のメモリトランジスタを局 部的昇圧電圧に充電するプログラム回路を備えることを 特徴とする。

[0026]

【発明の実施の形態】以下、本発明の実施形態を添付図 面を参照して詳細に説明する。

【0027】この例のメモリセルアレイは行と列のマトリックス状に配列した多数のNANDセルユニットで構成され、各セルユニットは、第1選択トランジスタ、16個のメモリトランジスタ、そして第2選択トランジス

タの各ドレインーソース通路を直列接続した構成をもっている。各セルユニット内の第1選択トランジスタのドレインは対応ビット線に接続され、第2選択トランジスタのソースは共通ソース線に接続されている。各行に配列されたセルユニットから行ブロックが構成され、各行ブロック内の第1選択トランジスタのゲートは第1選択トランジスタのゲートは第2選択線に接続されている。また、各行ブロック内の第2選択トランジスタのゲートは第2選択線に接続されている。そして、各行ブロック内の16の同一行に配列されたメモリトランジスタの各制御ゲートは、16本のワード線とそれぞれ接続されている。勿論、本発明はこれらの数に限定されるものではない。

【0028】メモリセルアレイは、例えば半導体基板につくられたP形ウェル領域に形成される。図3及び図4に、メモリセルアレイを構成するセルユニットの1つについて代表的に平面図と断面図で示してある。半導体基板10は〈100〉の結晶面と約 $7\times10^{14}/c$ m³の不純物濃度を有するP形シリコン単結晶半導体基板である。そして、約 $2\times10^{16}c$ m³の不純物濃度を有するP形ウェル領域14が半導体基板10の主表面から約4 $\mu$ mの深さで形成されている。このP形ウェル領域14は、深さが $10\mu$ mで不純物濃度が約 $5\times10^{15}/c$ m³のN形ウェル領域12に囲まれている。P形ウェル領域14内には、N形不純物で高濃度ドーピングされたN+領域16、18、…、30が主表面でチャネル領域38を挟むようにして形成されている。

【0029】N+領域16は、コンタクトホール32を通じてアルミニウム等の金属によるピット線BLkと接続される接続領域で、且つ第1選択トランジスタST1kのドレイン領域となる。N+領域18~28は、トランジスタST1k,M1k~M16K,GT1kの隣り合った2つのトランジスタの共通ソース・ドレイン領域となる。N+領域30は、第2選択トランジスタGT1kのソース領域であると共に埋設形の共通ソース線CSLとなる。尚、この共通ソース線CSLは、N+領域30とコンタクトホール介して低抵抗接続し、絶縁層40内に絶縁形成される導体層とすることも可能である。

【0030】第1及び第2選択トランジスタST1k、GT1kのチャネル領域上部には、約1500Å厚のタングステンシリサイドのような高融点の金属シリサイド物質からなるゲート層42、44が約300Åのゲート絶縁膜45を介してそれぞれ形成されている。また、メモリトランジスタM1k~M16kの各チャネル領域38の上部には、約1500Å厚の多結晶シリコン物質からなるフローティングゲート34が厚さ約90Åのゲート絶縁膜36を介してそれぞれ形成されている。更にこのフローティングゲート34上に、約1500Å厚の高融点金属シリサイド物質からなる制御ゲート46が、例えばSiO2~Si3N4~SiO2のONO絶縁膜からなる約250Å厚の中間絶縁膜48を介在し、それぞ

れ形成されている。これら第1及び第2選択トランジスタST1k、GT1kのゲート層42、44とメモリトランジスタM1k~M16kの各制御ゲート46は、これらと同じ物質で形成された第1及び第2選択線SSL、GSLとワード線WL1~WL16へそれぞれ接続されている。第1及び第2選択線SSL、GSLとワード線WL1~WL16は、BPSGやPSG或いはシリコン酸化物などの絶縁物質からなる絶縁層40で相互に絶縁されている。

【0031】コンタクトホール32を介してN+領域16と接続されたピット線BLkは、絶縁層40上を列方向へ伸張している。また、P形ウェル領域14及びN形ウェル領域12は、図示せぬコンタクトを通じてウェル電極50へ共通に接続される。尚、メモリセルアレイは、N形半導体基板に形成したP形ウェル領域に形成してもよいことは勿論である。

【0032】図5は、多数の行ブロックのうちの1つの 行ブロックについて示した回路図である。同図には、選 択行ブロック内のワード線WL 2を選択してこれに接続 のメモリトランジスタM21~M2nに対しページプロ グラムを実施する状態が示されている。図1に示した従 来技術の場合と比べると、選択ワード線WL2に隣接し た2つの非選択ワード線WL1, WL3に対し第1パス 電圧Vpass1よりも低い第2パス電圧Vpass2 を印加しておいて、プログラム電圧Vpgmを選択ワー ド線WL2に印加するところが異なっている。それによ り、選択メモリトランジスタM21の両隣の隣接メモリ トランジスタM11, M31が非導通化し、消去データ を維持すべき選択メモリトランジスタM21のソース、 ドレイン、及びチャネルは、該メモリトランジスタM2 1のしきい値電圧が変更されないよう十分に容量カップ リングにより充電される。以下にこれを詳述する。

【0033】プログラムにおいて、選択ワード線WL2 に接続の選択メモリトランジスタM21~M2nのう ち、メモリトランジスタM21が消去データであるデー タ"1"を維持するセルで、残りのメモリトランジスタ M22~M2nが例えばデータ"0"の消去データと異 なるデータへ変更されるセルと仮定する。この場合、ビ ット線BL1に接続のデータラッチ(図示略)はデータ "1"をローディングし、ビット線BL2~BLnにそ れぞれ接続のデータラッチはデータ"0"をローディン グする。このようなプログラムに際してのデータローデ ィング技術は前述の韓国特許公開94-18870号に 開示されている。このデータローディングによりプログ ラムでは、非選択ビット線BL1に接続のデータラッチ がデータ"1"に対応する電源電圧Vccを非選択ビッ ト線BL1に提供し、選択ビット線BL2~BLnに接 続のデータラッチがデータ"0"に対応する0 Vの接地 電圧を選択ビット線BL2~BLnに提供する。

【0034】そして、図6に示すように、時点 t0 で電

源電圧Vccが選択行ブロック内の第1選択線SSLへ 行デコーダ52から提供される。その後、時点 t」で、 選択ワード線WL2に隣接の非選択ワード線WL1, W L3に第2パズ電圧Vpass2が提供され、残りの非 選択ワード線WL4~WL16に第2パス電圧Vpas s 2よりも高い第1パス電圧Vpass1が提供され る。この第1パス電圧Vpass1は、データ"0"に 変更される選択メモリトランジスタM22~M2nにつ らなる非選択メモリトランジスタのしきい値電圧を変更 しない程度に十分高いレベルの電圧である。また、第1 パス電圧Vpass1は、この電圧が印加される非選択 メモリトランジスタがデータ"0"を示す正のしきい値 電圧にプログラムされているときでも、データ"0"に プログラムされる選択メモリトランジスタへ接地電圧を 伝送できる十分なレベルの電圧である。従って、第1パ ス電圧Vpass1及び第2パス電圧Vpass2の印 加により、選択ビット線BL2~BLnに接続された選 択セルユニット内の非選択メモリトランジスタのドレイ ン、ソース、及びチャネルは接地電圧になる。

【0035】一方、非選択ビット線BL1に接続された第1選択トランジスタST11のソースは、第1選択線SSLが電源電圧Vccになった後、時点 $t_{\parallel}$ 前にVccc-Vthになる。尚、Vthは第1選択トランジスタST11のしきい値電圧である。もし、メモリトランジスタM11、M31がデータ"0"を示す正のしきい値電圧(Vth+)にプログラムされたセルであれば、時点 $t_{\parallel}$ 前においてメモリトランジスタM11は非導通状態にある。従って、このときのメモリトランジスタM21~M161のドレイン、ソース、及びチャネルは接地状態にある。

【0038】隣接メモリトランジスタM11, M31が 消去データ"1"を示す負のしきい値電圧を有する場

【0039】選択メモリトランジスタM21のドレイン、ソース、及びチャネルに充電される電圧は高いほど、当該選択メモリトランジスタM21のしきい値電圧の変動をより容易に防止可能である。本例における局部的昇圧電圧つまりrVpgm+Vpass2-Vth+は、従来技術の容量カップリングによる充電電圧よりも高くなるため、選択メモリトランジスタM21のしきい値電圧の変動を十分効果的に防止し得る。

【0040】選択ワード線WL 2に隣接した非選択ワード線WL 1,WL 3のうち、ビット線とは反対側の共通ソース線CSL側の非選択ワード線WL 3には、第2パス電圧V p a s s 2 に代えて、この電圧よりも低い電圧、例えば接地電圧を印加することも可能である。メモリトランジスタM 3 1  $\sim$  M 3 n がデータ "0" プログラムである場合は、その接地電圧の印加によって非導通化することになる。この場合も選択メモリトランジスタM 2 1 のドレイン、ソース、及びチャネルは局部的昇圧電圧に充電され、しきい値電圧の変動が避けられる。

【0041】メモリトランジスタM $22\sim$ M2nのドレイン、ソース、及びチャネルは上述したように接地状態となり、これら選択メモリトランジスタM $22\sim$ M2nの制御ゲートに印加されるプログラム電圧Vpgmによって、そのしきい値電圧は正のしきい値電圧つまりデータ"0"に変更される。また、ワード線WL $4\sim$ WL16に接続のメモリトランジスタのドレイン、ソース、及びチャネルは、それぞれrVpass10電圧に充電されるので、これらトランジスタのしきい値電圧の変動は防止される。

【0042】図7は、選択ワード線WL2に接続の選択メモリトランジスタをプログラムするための他の電圧印加タイミングを示した電圧波形図である。図6を参照して説明したように、メモリトランジスタM11,M31がデータ "0"プログラムのとき、選択メモリトランジスタM21のドレイン、ソース、及びチャネルは時点 t に前でV cc-V thよりも低い電圧に充電される。そして図7の時間 t につまる。では、第1パス電圧V pass1及び第2パス電圧V pass2を、より高い昇圧レベルV pass3で所定期間、例えば約45~100 nsecの間印加することにより、時点 t 3 前に選択メモリトランジスタM21のドレイン、ソース、及びチャネ

ルをVcc-Vthの電圧に充電可能である。従って、選択ワード線WL2へプログラム電圧Vpgmが印加されるときに、図6の場合の局部的昇圧電圧よりも高い昇圧電圧を、選択メモリトランジスタM21のドレイン、ソース、及びチャネルへ充電可能となる。

【0043】図8は、約2Vの第2パス電圧Vpass 2、約18Vのプログラム電圧Vpgm、約0.60の カップリング係数rとした場合において、第1パス電圧 Vpass1 (横軸)の増加に依存するしきい値電圧の 変動を表すグラフである。曲線Aは、選択ビット線に接 続された選択セルユニットにおける非選択メモリトラン ジスタのしきい値電圧の変動を示し、曲線Bは、非選択 ビット線に接続された非選択セルユニットにおける選択 メモリトランジスタのしきい値電圧の変動を示す。同図 から分かるように、-3 Vのしきい値電圧にメモリトラ ンジスタが消去された後にプログラムが行われる場合、 第1パス電圧Vpass1が6.0~9.5Vの電圧範 囲にあれば、両曲線A、Bの選択、非選択メモリトラン ジスタのしきい値電圧には変動がない。即ち、第1パス 電圧Vpass1がその範囲内の電圧でありさえすれ ば、しきい値電圧変動を起こすおそれがないということ であり、従来のように両者の妥協点を探す必要はない。 従って、メモリトランジスタのしきい値電圧変動を生じ ない第1パス電圧Vpass1とプログラム電圧Vpg mに関するマージンがひろくなり、再プログラムなどの 実施でデータ変化の発生するおそれを排除できるので、 ワード線単位のページ消去とプログラムが行えるように なる。また、しきい値電圧の変動がないということは、 NANDセルユニット内の各メモリトランジスタについ てマルチステートのビット情報記憶が可能である。

【0044】図9及び図10は、この例における行デコーダの回路例を示しており、両図で1行デコーダの構成を表している。

【0045】図9は行デコード回路の部分を示しており、NANDゲート(54-0)~(54-15),(58-0)~(58-15),(60-0)~(60-15)と、インバータ(56-0)~(56-15),(62-0)~(62-15),(64-0)~(64-15)と、を用いて構成されている。NANDゲート(54-0)~(54-15)は、選択行ブロック内の16本のワード線のうちいずれか1つを選択するために、アドレス信号 $A_0$ ~ $A_3$  とその相補信号バー $A_0$ ~バー $A_3$  の組合せで演算を行う。インバータ(56-0)~(56-15)は、NANDゲート(54-0)~(54-15)の出力を受けて、16本のワード線のうちいずれか10で選択するプログラムデコーディング信号 $A_0$ 0~ $A_0$ 0)~( $A_0$ 0)~( $A_0$ 0)~( $A_0$ 0)の出力を受けて、 $A_0$ 0)~( $A_0$ 0)の出力を受けて、 $A_0$ 0)の出力を選択するプログラムデコーディング信号 $A_0$ 0~ $A_0$ 0~ $A_0$ 0~ $A_0$ 0~ $A_0$ 0)~( $A_0$ 0)の出力を選択するプログラムデコーディング信号 $A_0$ 0~ $A_0$ 0~ $A_0$ 0~ $A_0$ 0~ $A_0$ 0)~( $A_0$ 0)の出力を選択するプログラムデコーディング信号 $A_0$ 0~ $A_0$ 0~ $A_0$ 0~ $A_0$ 0~ $A_0$ 0)~( $A_0$ 0)の出力を選択するプログラムデコーディ

[0046] NANDゲート (58-0)  $\sim$  (58-15), (60-0)  $\sim$  (60-15) 及びインバータ (62-0)  $\sim$  (62-15), (64-0)  $\sim$  (64

【0047】図10はプログラム回路の部分を示しており、プログラムデコーディング信号Tpgm $0\sim$ Tpgm15と第1デコーディング信号T1b $0\sim$ T1b15及び第2デコーディング信号T1b $0\sim$ T1b15区応答して、ワード線WL $1\sim$ WL16を駆動する信号を発生する回路である。図示の回路は、エンハンスメントモードのNチャネルMOSトランジスタ $66\sim$ 88、デプレッションモードのNチャネルMOSトランジスタ $90\sim$ 106、そしてMOSキャパシタ $108\sim$ 112から構成されている。

【0048】デプレッションモードのNチャネルMOS トランジスタ90~106は、高電圧の伝達によるトラ ンジスタ66~70,78~82,84~88の絶縁破 壊を防止する機能をもつ。MOSキャパシタ108とト ランジスタ72,78,96で構成された部分は、ライ ン114が "H" レベルのときに、リング発振器 (図示 略)によるクロック信号のに応答してライン114へプ ログラム電圧Vpgmよりも高い高電圧を発生し、トラ ンジスタ102,84のチャネルを通じてプログラム電 圧Vpgmがワード線WLi+1へ確実に伝わるように する一般的な高電圧発生回路120である。同様に、M OSキャパシタ110とトランジスタ74,80,98 で構成された部分は第2パス電圧Vpass2をワード 線WLi+1へ伝達するための高電圧発生回路121で あり、MOSキャパシタ112とトランジスタ76,8 2, 100で構成された部分は第1パス電圧Vpass 1をワード線WLi+1へ伝達するための高電圧発生回 路122である。高電圧発生回路121は、第1デコー ディング信号Tlbiが"H"レベルのときに第2パス 電圧Vpass2をワード線WLi+1へ伝え、高電圧 発生回路122は、第2デコーディング信号Tfbiが "H"レベルのときに第1パス電圧Vpass1をワー ド線WLi+1へ伝える。

【0049】この図9及び図10に示す行デコーダは、ワード線WL4の選択で信号 $Tpgm_3$ ,  $Tlb_2$ ,  $Tlb_4$ ,  $Tfb_0$ ,  $Tfb_1$ ,  $Tfb_5$  ~ $Tfb_{15}$ が "H"レベルとなり、これにより、ワード線WL1, W

L 2、WL 5~WL 1 5 へ第 1 パス電圧 V p a s s 1 を、ワード線WL 3、WL 5 へ第 2 パス電圧 V p a s s 2 を、そしてワード線WL 4 ヘプログラム電圧 V p g m を提供する。

【0050】尚、多数の行ブロックのうちいずれか1つを選択する行ブロック選択回路と共通ソース線を駆動する回路等については、前述の韓国特許公開94-18870号に開示されているものを流用可能である。

【0051】この実施形態では、第1及び第2パス電圧の印加後にプログラム電圧を印加するようにしてあるが、第1及び第2パス電圧と同時にプログラム電圧を印加するようにもできる。また、非選択ビット線と第1選択トランジスタのゲートに電源電圧を印加する例を示したが、非選択ビット線と第1選択トランジスタのゲートには第1電圧として、例えば第1パス電圧やそれより低い中間電圧を印加するようにもできる。

### [0052]

【発明の効果】以上述べてきたように本発明によれば、メモリトランジスタのしきい値電圧を変動させるおそれのない電圧範囲を得られるので、ワード線単位で消去やプログラム動作を行え、且つデータ保有の信頼性を向上させる。また、低電圧の第2パス電圧を使用することから第1パス電圧を低めに設定可能で、消費電力低減にも効果がある。

#### 【図面の簡単な説明】

【図1】従来技術のページプログラム方法を説明するメモリセルアレイの1行ブロックについての概略回路図。

【図2】従来におけるパス電圧とメモリトランジスタの しきい値電圧の関係を示したグラフ。

【図3】1NANDセルユニットの平面図。

【図4】図3中の断面線 I-Iに沿う断面図。

【図5】本発明のページプログラム方法を説明するメモリセルアレイの1行ブロックについての概略回路図。

【図6】本発明のページプログラム方法による電圧印加タイミングの一例を示した電圧波形図。

【図7】本発明のページプログラム方法による電圧印加タイミングの他の例を示した電圧波形図。

【図8】本発明における第1パス電圧とメモリトランジスタのしきい値電圧の関係を示したグラフ。

【図9】本発明のページプログラム方法用の行デコーダ の一例を示す回路図。

【図10】本発明のページプログラム方法用の行デコー ダの一例を示す回路図。

#### 【符号の説明】

Vcc 電源電圧

Vpgm プログラム電圧

Vpassl 第1パス電圧

Vpass2 第2パス電圧

Vpass3 昇圧レベル


SSL 第1選択線

WL1~WL16 ワード線


GSL 第2選択線


CSL 共通ソース線

【図1】




【図2】










### 【図7】



【図9】

